電(dian)(dian)子封(feng)裝(zhuang)(zhuang)是銜接芯(xin)片與(yu)系(xi)統的重要界(jie)面，同時也(ye)是器件(jian)電(dian)(dian)路(lu)的重要組成部(bu)分。對(dui)電(dian)(dian)子產(chan)品(pin)而言，封(feng)裝(zhuang)(zhuang)技(ji)術是非常關鍵的一環，封(feng)裝(zhuang)(zhuang)工藝(yi)技(ji)術的進步(bu)推動著(zhu)一代器件(jian)、電(dian)(dian)路(lu)的發展(zhan)，牽動著(zhu)整(zheng)(zheng)機系(xi)統的小型化和整(zheng)(zheng)體性能水(shui)平的升(sheng)級換代。本期主要淺要介(jie)紹電(dian)(dian)子封(feng)裝(zhuang)(zhuang)技(ji)術及發展(zhan)，歡迎大家各(ge)抒(shu)己(ji)見(jian)，互相(xiang)討論交(jiao)流(liu)。

電子封裝概念

       （集成電路）電子封裝是半導體器件制造的最后一步，其是指將制作好的半導體器件放入具有支持、保護的塑料，陶瓷或金屬外殼中，并于外界驅動電路以及其他電子元器件相連這一過程。經過(guo)封裝(zhuang)后，半導體器(qi)件將可在更高的(de)溫度環境中(zhong)工(gong)作，抵御物理(li)損害與化(hua)學腐蝕，不僅能(neng)保護內置器(qi)件而且(qie)能(neng)起到電氣連(lian)接、外場屏蔽、尺寸(cun)過(guo)渡、散熱(re)防潮、規(gui)格化(hua)和標準化(hua)等多(duo)種功能(neng)。

傳統簡易封(feng)裝流(liu)程

電子封裝技術發展

       傳統電子封裝從最初的(de)三極管(guan)直插時期(qi)后(hou)開始(shi)產生(sheng)，其過程如下：將圓晶(jing)切割為晶(jing)粒（Die）后(hou)，使晶(jing)粒貼(tie)合到(dao)相應的(de)基架板觸墊（Leadframe Pad）上，再利用導線將晶(jing)片的(de)結合焊盤與基板的(de)引腳（Wire Bond）相連，實現電氣連接，最后(hou)用外殼小心加以(yi)保護。典(dian)型的(de)封裝方式有：DIP，SOP，BGA等(deng)。

電子封裝發展

       DIP（Dual ln-line Package）雙列直(zhi)插(cha)形(xing)式封(feng)裝技(ji)術，是最早模集(ji)成(cheng)電路(lu)（IC）采用的(de)封(feng)裝技(ji)術，具有成(cheng)本(ben)低廉的(de)優勢，其引腳數一(yi)般(ban)不超過100個(ge)，適合小型且不需接太多(duo)線的(de)芯片。DIP技(ji)術代表著80年代的(de)通孔插(cha)入安裝技(ji)術，但由于(yu)DIP大多(duo)采用塑料，散熱效果較(jiao)差(cha)，無法滿足(zu)現(xian)行高速芯片的(de)要求，目前這種封(feng)裝市場逐(zhu)漸萎縮。

DIP封裝

       Small Outline Package（SOP）小外形封(feng)裝(zhuang)技(ji)(ji)(ji)術(shu)(shu)(shu)和 Quad Flat Package（QFP）扁平封(feng)裝(zhuang)技(ji)(ji)(ji)術(shu)(shu)(shu)代(dai)表了(le)表面安裝(zhuang)器件時(shi)代(dai)。這種(zhong)技(ji)(ji)(ji)術(shu)(shu)(shu)提高了(le)管腳數和組裝(zhuang)密(mi)度(du)，是封(feng)裝(zhuang)技(ji)(ji)(ji)術(shu)(shu)(shu)的(de)一次革命。正(zheng)是這類封(feng)裝(zhuang)技(ji)(ji)(ji)術(shu)(shu)(shu)支撐著日(ri)本半導體工(gong)業的(de)繁榮(rong)，當時(shi)封(feng)裝(zhuang)技(ji)(ji)(ji)術(shu)(shu)(shu)由日(ri)本主宰，確定了(le)80％的(de)收縮原則，同(tong)時(shi)也是金屬引線塑料封(feng)裝(zhuang)的(de)黃金時(shi)代(dai)。

       90年(nian)代(dai)進(jin)(jin)入了(le)(le)Ball Grid Array（BGA）焊(han)球(qiu)陣(zhen)列封裝(zhuang)及 Chip Scale Package（CSP）芯片(pian)尺寸封裝(zhuang)技(ji)術時代(dai)。其(qi)中，BGA封裝(zhuang)主(zhu)要是(shi)將I/O端與基板通過球(qiu)柱形焊(han)點陣(zhen)列進(jin)(jin)行封裝(zhuang)，通常做(zuo)表(biao)面(mian)固定使(shi)用(yong)。90年(nian)代(dai)后，美國超過日本(ben)占據了(le)(le)封裝(zhuang)技(ji)術的主(zhu)導地(di)位。美國加寬了(le)(le)引(yin)線節(jie)距并采用(yong)了(le)(le)底(di)部安裝(zhuang)引(yin)線的BGA封裝(zhuang)，引(yin)線節(jie)距的擴大極大地(di)促進(jin)(jin)了(le)(le)安裝(zhuang)技(ji)術的進(jin)(jin)步和(he)生產效(xiao)率(lv)的提高(gao)。

BGA&CSP封裝

       由于傳統封裝技術的封裝效率較低（裸芯面積/基板面積）較低，不能滿足電子器件的需求。在芯片制程受限的情況下，改進封裝技術是唯一的選擇。先進封裝技術通過以點帶線的方式實現電氣互連，實現更高密度的集成，大大減小了對面積的浪費。

       先進封裝包括倒裝（Flip-Chip），凸塊（Bumping），晶圓級封裝（Wafer Level Packaging，WLP），2.5D封裝（interposer, RDL等），3D（Through Silicon Via，TSV，硅通孔）等技術。其中，SiP 技術以及 PoP 技術奠定了先進封裝時代的開局，2D集成技術，如 WLP，Flip-Chip 以及3D 封裝技術，TSV等技術的出現，進一步縮小芯片間的連接距離，提高了元器件的反應速度。

封(feng)裝(zhuang)技(ji)術發展(zhan)歷程

       從封裝技術發展歷程上看，封裝結構主要朝著超高密度的方向發展，主要有兩種發展方向，一是減小封裝面積，使其接近芯片大小，主要的封裝類型包括倒裝（Flip-Chip），扇入型（Fan-in），扇出型（Fan-out）封裝。二是增加封裝內部的集成度，將多個Die封到一個封裝內，實現超越摩爾定律，如SiP、3D封裝等。

1路徑一：尺寸減小方向

倒裝（Flip-Chip）

       Flip-Chip指芯片(pian)倒(dao)裝(zhuang)(zhuang)，以前(qian)的(de)(de)封裝(zhuang)(zhuang)技術是(shi)將芯片(pian)的(de)(de)有源區(qu)面朝上，背對(dui)基本和(he)貼后鍵合。而Flip-Chip則(ze)是(shi)將芯片(pian)有源區(qu)面對(dui)基板，通(tong)過芯片(pian)上呈(cheng)陣列排列的(de)(de)焊料凸點（Bumping）實(shi)現芯片(pian)與襯底的(de)(de)互聯(lian)(lian)。硅(gui)片(pian)直接以倒(dao)扣(kou)的(de)(de)方式安(an)裝(zhuang)(zhuang)到PCB從硅(gui)片(pian)向四周引出的(de)(de)I/O上，互聯(lian)(lian)長(chang)度大大縮短，減少了(le)RC（Resistance-Capaictance）延(yan)遲(chi)，能(neng)(neng)效提高電性能(neng)(neng)。

引線鍵合工藝(yi)與Flip-Chip工藝(yi)對比

Flip-Chip最主要的優點是擁有最高密度(du)的I/O數，與常規的引線(xian)鍵合相比，Flip-Chip由于采用(yong)了凸點結構，互連長(chang)度(du)更短，互連線(xian)的電(dian)(dian)阻和電(dian)(dian)感值(zhi)更小，封裝電(dian)(dian)性能和器(qi)件可靠性、散(san)熱能力明顯改善。

凸塊（Bumping）

       Bumping是一種新型的芯片與基板間電氣互連的方式。可通過小的球形導體材料實現，這種導電球體被稱為Bump，制作導電球這一工序被稱為Bumping。當粘有Bump的晶粒被Flip-Chip與基板對齊時，晶粒很容易實現與基板觸墊的連接。Bumping是Flip-Chip與PCB電連接的唯一通道，也是Flip-Chip技術中的關鍵環節。

Bumping示意(yi)圖（Semi engineering）

       Bumping分為焊(han)料和非焊(han)料兩大(da)類(lei)，按制作方法分為焊(han)料凸塊、金凸塊、聚合物凸塊。凸塊工藝(yi)直接影響倒裝技術的可性能(neng)(neng)和性能(neng)(neng)可靠(kao)性。

晶圓級封裝（Wafer Level Packaging，WLP）

       在傳(chuan)統封裝概念中(zhong)，晶(jing)圓(yuan)是先被切割成小的晶(jing)粒(li)，之后(hou)再進(jin)行(xing)連接和塑封。晶(jing)圓(yuan)級封裝是對(dui)整片(pian)(pian)(pian)晶(jing)圓(yuan)進(jin)行(xing)封裝測試后(hou)再切割得到(dao)單個(ge)成品芯(xin)(xin)片(pian)(pian)(pian)的技(ji)術，封裝后(hou)的芯(xin)(xin)片(pian)(pian)(pian)尺(chi)寸與裸片(pian)(pian)(pian)一致(zhi)。WLP具有兩大(da)優(you)勢：①將芯(xin)(xin)片(pian)(pian)(pian)的I/O分布在IC芯(xin)(xin)片(pian)(pian)(pian)整個(ge)表面，使芯(xin)(xin)片(pian)(pian)(pian)尺(chi)寸達到(dao)微型(xing)化極限；②直接在晶(jing)圓(yuan)片(pian)(pian)(pian)上(shang)對(dui)眾多芯(xin)(xin)片(pian)(pian)(pian)封裝、老化、測試，從而減少(shao)常規工(gong)藝流程，提(ti)高封裝效率。

圓晶(jing)封裝示意圖（Semi engineering）

       在WLP技術(shu)中有兩大關鍵工藝(yi)：①薄(bo)膜(mo)再分(fen)布(bu)技術(shu)；②焊料凸(tu)塊(kuai)制作技術(shu)（Bumping）。其(qi)中薄(bo)膜(mo)再分(fen)布(bu)技術(shu)至在IC晶(jing)圓片(pian)(pian)上，將各個(ge)芯片(pian)(pian)按周(zhou)邊分(fen)布(bu)的的I/O焊區(qu)，通過薄(bo)膜(mo)工藝(yi)的再布(bu)線，變換成(cheng)(cheng)整個(ge)芯片(pian)(pian)上的陣列分(fen)布(bu)焊區(qu)，并形成(cheng)(cheng)Bumping的技術(shu)。主要(yao)再分(fen)布(bu)步驟及技術(shu)流程如下所(suo)示。

薄膜(mo)再(zai)分布技術工藝步驟及技術流程

扇出型圓晶級封裝（Fan-out WLP）

       傳統的(de)晶圓(yuan)(yuan)級(ji)(ji)封裝（Fan-in WLP），其(qi)I/O數(shu)受到芯片面(mian)積限制，適用于低引(yin)腳(jiao)數(shu)的(de)消費型集(ji)成(cheng)電路封裝。隨著集(ji)成(cheng)電路信號(hao)輸(shu)出(chu)引(yin)腳(jiao)數(shu)目的(de)增加，焊錫球的(de)尺寸也變(bian)得(de)(de)越來越嚴(yan)格，PCB對集(ji)成(cheng)電路封裝后尺寸以及信號(hao)輸(shu)出(chu)接腳(jiao)位(wei)置的(de)調整(zheng)需求得(de)(de)不到滿足，因(yin)此衍生(sheng)出(chu)了扇出(chu)型圓(yuan)(yuan)晶級(ji)(ji)封裝。

Fan-in 與(yu) Fan-out 對(dui)比

       Fan-out主要有兩大優勢，其(qi)一增加了(le)I/O數目，其(qi)二采用(yong)RDL層(ceng)布線代(dai)替傳統IC封(feng)(feng)裝(zhuang)所需的IC載板，大幅降低整(zheng)體封(feng)(feng)裝(zhuang)厚度。

2路徑二：異質集成方向

系統級封裝（System In a Package，SiP）

       SiP指利用各種堆疊技術，將多個具有不同功能的(de)芯片及被動元件(jian)集成(cheng)到尺寸更(geng)小的(de)封(feng)裝元件(jian)上形成(cheng)的(de)一個系統。SiP可(ke)最大限度(du)優化系統性(xing)能、避免重復封(feng)裝、縮短開發周期(qi)、降低成(cheng)本、提高集成(cheng)度(du)。

SiP封裝(zhuang)示(shi)意(yi)圖(tu)

       SiP封裝(zhuang)技(ji)術關鍵(jian)是晶片以2D、2.5D 還(huan)是3D方式接合到(dao)整(zheng)合型基(ji)板。2D→2.5D→3D封裝(zhuang)方式決定(ding)SiP的(de)復雜(za)度(du)和完(wan)整(zheng)度(du)。目前單一封裝(zhuang)體內(nei)不(bu)只(zhi)可運用多(duo)個芯片進(jin)行系統功(gong)能(neng)構(gou)建(jian)，甚(shen)至還(huan)可將(jiang)包含不(bu)同類型期(qi)間(jian)、被動元件、電路芯片、功(gong)能(neng)模(mo)組封裝(zhuang)進(jin)行堆(dui)疊(die)，透過(guo)內(nei)部連線或是更復雜(za)的(de)3D IC技(ji)術整(zheng)合，構(gou)建(jian)成(cheng)更為(wei)復雜(za)的(de)、完(wan)整(zheng)的(de)SiP系統功(gong)能(neng)。

3D封裝

       3D封(feng)裝是指芯片在Z方向(xiang)（垂(chui)直(zhi)方向(xiang)）上的垂(chui)直(zhi)互連結構(gou)。3D封(feng)裝可以大幅度縮小(xiao)尺寸，減輕40-50倍重量，提升(sheng)一(yi)倍硅效(xiao)率，同時縮短(duan)延(yan)遲(chi)，降(jiang)低(di)成(cheng)本(ben)。目前3D封(feng)裝可通(tong)過引線(xian)鍵合、倒裝凸塊，POP（堆疊封(feng)裝）、TSV（硅通(tong)孔）技(ji)術實現。

3D封裝及其(qi)發展(zhan)

TSV（硅通孔）技術

       TSV是(shi)通(tong)過在芯(xin)片(pian)和(he)(he)芯(xin)片(pian)之間(jian)(jian)，晶(jing)圓和(he)(he)晶(jing)圓之間(jian)(jian)制造(zao)垂直通(tong)孔，通(tong)過Z方向通(tong)孔實現(xian)互聯(lian)。TSV實現(xian)了貫穿整(zheng)個芯(xin)片(pian)厚(hou)度(du)的電(dian)氣(qi)連(lian)接，更開辟了芯(xin)片(pian)上(shang)下表面之間(jian)(jian)的最短通(tong)路。與(yu)IC引線鍵合和(he)(he)使用Bumping技術(shu)不同，TSV能夠在三(san)維方向使得堆(dui)疊密(mi)度(du)最大(da)(da)，而外形(xing)尺寸(cun)最小，大(da)(da)大(da)(da)改善(shan)芯(xin)片(pian)速度(du)和(he)(he)低功(gong)耗性能。但(dan)由于(yu)技術(shu)目前成本(ben)較高，主要應用于(yu)圖像(xiang)傳感器、粘結板、存儲器、邏輯處理器、MEMS晶(jing)圓級3D等高端封裝。

TSV技術(shu)示意圖

       從(cong)上述封裝(zhuang)發展歷程上看，封裝(zhuang)結構主(zhu)要(yao)沿著DIP→QFP→BGA→CSP→3D-SiP方(fang)向演(yan)進。封裝(zhuang)結構演(yan)化(hua)過程中封裝(zhuang)材料、引腳形狀、裝(zhuang)備方(fang)式以(yi)及鍵合方(fang)式也發生了相應的變化(hua)，主(zhu)要(yao)趨勢(shi)詳見下表。

電子封裝市場

       電(dian)子封(feng)裝行(xing)業屬于半導(dao)體(ti)產業鏈(lian)的(de)(de)下游，位(wei)于圓晶制造(zao)之后，電(dian)子制造(zao)電(dian)路組(zu)裝之前(qian)，是半導(dao)體(ti)行(xing)業鏈(lian)的(de)(de)必要一環。近年(nian)來，全球(qiu)封(feng)測市場穩步增長(chang)，根據Gatner數據統(tong)計(ji)，2017年(nian)全球(qiu)半導(dao)體(ti)行(xing)業收(shou)入4204億(yi)美元(yuan)，同比(bi)增長(chang)21.6%，其中封(feng)測行(xing)業收(shou)入占(zhan)533億(yi)美元(yuan)，同比(bi)增長(chang)7.0%，占(zhan)半導(dao)體(ti)行(xing)業收(shou)入的(de)(de)13%。

全球封測行業規(gui)模（Yole）

       先(xian)進封(feng)(feng)(feng)裝(zhuang)產(chan)(chan)值(zhi)占封(feng)(feng)(feng)裝(zhuang)總產(chan)(chan)值(zhi)近一(yi)半，將引領未來發展。從全(quan)球封(feng)(feng)(feng)測市場(chang)(chang)產(chan)(chan)值(zhi)看(kan)，據Yole數(shu)據顯(xian)示(shi)，2017年先(xian)進封(feng)(feng)(feng)裝(zhuang)產(chan)(chan)值(zhi)超過20億美(mei)元(yuan)，占全(quan)球封(feng)(feng)(feng)測總產(chan)(chan)值(zhi)近一(yi)半市場(chang)(chang)。先(xian)進封(feng)(feng)(feng)裝(zhuang)由于(yu)可以提高封(feng)(feng)(feng)裝(zhuang)效率(lv)，降低封(feng)(feng)(feng)裝(zhuang)成本，提供更(geng)好的(de)封(feng)(feng)(feng)裝(zhuang)性價(jia)比，將是未來封(feng)(feng)(feng)測行業的(de)主要發展方向。

全球(qiu)先(xian)進(jin)封裝市(shi)場(chang)規模（Yole）

        深圳市雙翌光電科技有限公司是一家以機器視覺為技術核心，自主技術研究與應用拓展為導向的高科技企業。公司自成立以來不斷創新，在智能自動化領域研發出視覺對位系統、機械手視覺定位、視覺檢測、圖像處理庫(ku)等為核(he)心(xin)的(de)20多款自(zi)主知(zhi)識產(chan)權產(chan)品(pin)。涉(she)及(ji)自(zi)動(dong)(dong)貼合(he)機(ji)(ji)、絲印(yin)機(ji)(ji)、曝(pu)光(guang)機(ji)(ji)、疊片(pian)機(ji)(ji)、貼片(pian)機(ji)(ji)、智(zhi)能(neng)(neng)(neng)檢測(ce)、智(zhi)能(neng)(neng)(neng)鐳射等眾多行(xing)業領(ling)域。雙翌(yi)視覺系統最高生(sheng)(sheng)產(chan)精(jing)度(du)可達um級別(bie)，圖像處理精(jing)準、速度(du)快，將(jiang)智(zhi)能(neng)(neng)(neng)自(zi)動(dong)(dong)化(hua)制(zhi)造行(xing)業的(de)生(sheng)(sheng)產(chan)水平提(ti)升到(dao)一個(ge)更高的(de)層(ceng)次，改進了以往落后的(de)生(sheng)(sheng)產(chan)流程，得到(dao)廣(guang)大用戶(hu)的(de)認可與(yu)肯(ken)定。隨著(zhu)智(zhi)能(neng)(neng)(neng)自(zi)動(dong)(dong)化(hua)生(sheng)(sheng)產(chan)的(de)普及(ji)與(yu)發展，雙翌(yi)將(jiang)為廣(guang)大生(sheng)(sheng)產(chan)行(xing)業帶來更全面、更精(jing)細、更智(zhi)能(neng)(neng)(neng)化(hua)的(de)技術及(ji)服務。