熱線電話:0755-23712116
郵箱:contact@legoupos.cn
地址:深圳市寶(bao)安區沙井(jing)街道(dao)后亭茅(mao)洲(zhou)山工業(ye)園(yuan)工業(ye)大(da)廈全至科技(ji)創(chuang)新園(yuan)科創(chuang)大(da)廈2層2A
(1) LVDS、FPD LINK III聯(lian)系與(yu)區別
LVDS中文名是低電壓差分信號,它只是一個物理層的規范。在它的基礎上有很多通信層標(biao)準,比如:FPD-Link
FPD-Link是高速數字視頻接口,主要用來傳輸視頻數據。FPD-Link是第一次對LVDS規范的應用,由于FPD-Link是第一次對LVDS的成功使用,許(xu)多(duo)顯示(shi)工程師LVDS術(shu)語來(lai)代替FPD-Link。
FPD LINK III、MIPI、DVP都(dou)是接(jie)口名稱。
TI公司結合汽車娛樂信息系統應用環境,開發出FPD-Link III 串行(xing)器/解(jie)串器(ds90ub933、ds90ub934)
(2)LVDS、MIPI聯(lian)系
MIPI-CSI-2(camera serial interface)協議是MIPI聯盟協議的子協議,專(zhuan)門針對攝像頭芯片的接口而設計,應(ying)用(yong)非常廣(guang)泛,具有高(gao)速,低(di)功耗的特點。
聯系:LVDS低電壓差(cha)分信號(hao)是一種高速串行信號傳輸電平,由于它傳輸速度快,功耗低,抗干擾能力強,傳輸距離遠,易于匹配等優點,非常(chang)適(shi)合在(zai)mipi輸入輸出端口使用。(這是是指物(wu)理(li)層信號)
協議:
名(ming)稱 | 解釋(shi) |
應用層 | 即是(shi)處(chu)理原始圖像數(shu)據的各種算法模塊 |
組包層 | 負責將數據按照一(yi)定的(de)次(ci)序,切割成8比(bi)特數據 |
協議層(ceng) | 為新生的(de)數(shu)據(ju)加上包頭包尾,形成符合協議要求的(de)數(shu)據(ju)流 |
通道管(guan)理層 | 將生成(cheng)的數據流按照(zhao)一定的次序和要(yao)求,進行讀寫管理,輸(shu)出數據流 |
PHY層(ceng) | 生成MIPI最后的信號(hao)波形 |
像(xiang)素數據 | 經過(guo)(guo)圖像模塊處理過(guo)(guo)的數據流,或者(zhe)原(yuan)始點額(e)圖像數據流 |
傳輸(shu)數據 | 經過(guo)MIPI模塊(kuai)切割或者加上包(bao)頭(tou)包(bao)尾數據 |
控制(zhi)信號 | 模塊間的控制(zhi)數據流 |
發(fa)送端 | 包括了MIPI數字(zi)部分,轉接板等實現MIPI信源傳輸的部分 |
接收端 | 包括了轉接(jie)板和商用(yong)接(jie)收(shou)端模塊,負(fu)責解(jie)析收(shou)到(dao)的MIPI信(xin)源 |
(3)MIPI、DVP、LVDS區別(這里的LVDS是(shi)指(zhi)接(jie)口,也就是(shi)指(zhi)FPD-LINK接(jie)口)
名稱 | MIPI接口 | DVP接口 |
物理特性 | 輸出一堆差分時鐘線,若干對差分數據線,四到六根 | 十一到十五根線 |
傳輸速率 | 傳輸速率快,多用于五百萬像素及以上攝像頭 | 五百萬勉強可以使用 |
糾錯能力 | 采用了ECC和CRC編碼有一定糾錯能力 | 沒有采用任何糾錯編碼 |
抗干擾性 | 采用低壓差分信號,抗干擾能力強 | 抗干擾能力一般 |
1. LVDS接口只(zhi)用于傳(chuan)(chuan)輸(shu)視(shi)頻數(shu)據,MIPI DSI不僅能夠傳(chuan)(chuan)輸(shu)視(shi)頻數(shu)據,還能傳(chuan)(chuan)輸(shu)控(kong)制指令;
2. LVDS接口主要是將RGB TTL信(xin)(xin)號按照SPWG/JEIDA格式(shi)轉換成LVDS信(xin)(xin)號進行傳輸(shu),MIPI DSI接口則按照特定的握手順序和指令規則傳輸(shu)屏幕控制(zhi)(zhi)所需(xu)的視頻數(shu)據和控制(zhi)(zhi)數(shu)據。
接口類型 | 信號線 | 極限速率 | 最大速率 | 抗干擾能力 | 適用攝像頭像素 | PCB laypuit | |
MIPI CSI-2 | 串口 CLKP/N、DATAP/N最大支持(chi)4-lane一般2-lane可以搞定 | Gbps | 低壓差分信號,產生的干擾小,抗干擾能力也強 | 支持800W以上 | Ivds接口耦合, 走線必須差分等長 | ||
DVP | 并口 PCLK、VSYNC、 HSYNCD[0 : 11] 支持8/10/12bit數據 | PCLK極限96M左右 | PCLK最好控制在72M以下 | 最大500W | 阻抗要求低 | ||
FPD-Link Ⅲ LVDS | 串口 | 阻抗(kang)要(yao)求高 | |||||
GMSL | 串口 | Gbps | 阻(zu)抗要求高 |
如涉(she)及侵權,請相關權利人與我(wo)司(si)聯(lian)系刪除
熱線電話:0755-23712116
郵箱:contact@legoupos.cn
地址:深圳市寶(bao)安區沙井(jing)街道(dao)后亭茅(mao)洲(zhou)山工業(ye)園(yuan)工業(ye)大(da)廈全至科技(ji)創(chuang)新園(yuan)科創(chuang)大(da)廈2層2A